ModelSim10.5破解版-ModelSim SE 10.5免费版下载 附安装教程
ModelSim10.5破解版是mentor graphics公司推出的一款仿真性能和调试能力的HDL语言仿真软件，分享友好的调试环境，个性化的图形界面和用户接口，知识兔包括性能分析、波形比较、代码覆盖、数据流chaseX、虚拟对象virtual object等多种调试功能。ModelSim10.5是其中一个比较经典的版本，性能稳定，因此这里为大家分享下载，知识兔小编还为大家准备了详细的ModelSim10.5安装教程，知识兔帮助大家更好的使用。
modelsim10.5安装破解教程
1.解压下载的软件，得到安装文件和破解文件
2.运行modelsim-win64-10.5-se.exe，如图，开始解压
3.解压完成，进入modelsim10.5安装界面，单击【下一步】
4.选择软件的安装目标位置，默认的是【C:\modeltech64_10.5】，知识兔可以单击【浏览】自定义
5.提示目录不存在，单击【是】创建目标目录
6.出现软件的许可协议界面，知识兔选择【同意】表示同意协议开始安装
7.开始安装，弹出是否创建桌面快捷的提示，知识兔选择会【是】
8.安装完成，单击【否】退出安装向导进程
9.在C盘根目录下新建一个flexlm文件夹
10.知识兔将Crack破解文件夹中的MentorKG.exe和patch64_dll.bat两个文件复制到软件安装目录下
11.知识兔双击运行刚才复制过来的patch64_dll.bat程序
12.等待patch64_dll.bat程序完成之后，会弹出一个以LICENSE.TXT文件命名的记事本文件
13.知识兔将LICENSE.TXT文件保存到C:\flexlm文件夹中
14.右击此电脑知识兔点击属性，进入高级系统设置窗口
15.知识兔打开系统”环境变量”选项，知识兔点击”新建”选项，在变量名中输入：LM_LICENSE_FILE，在变量值中输入：C:\flexlm\license.txt
16.如此，知识兔打开软件就可以免费使用了
软件功能
-采用直接编译结构，编译仿真速度最快
-单一内核无缝地进行VHDL和Verilog混合仿真
-与机器和版本无关，便于数据移植和库维护
-与机器无关的编译代码编于保护和利用IP
-简单易用和丰富的图形用户界面，快速全面调试
-Tcl/Tk用户可定制仿真器
-完全支持VHDL/Verilog国际标准,完全支持Verilog 2001
-支持众多的ASIC和FPGA厂家库
-集成的Performance analyzer帮助分析性能瓶颈，加速仿真
-灵活的执行模式，Debug模式可以进行高效的调试，效率模式大幅度提高仿真速度
-加强的代码覆盖率功能Code coverage，能报告出statement 、branch、condiTIon
– expression、toggle、fsm等多种覆盖率情况，进一步提高了测试的完整性
-同一波形窗口可以显示多组波形，并且知识兔能进行多种模式的波形比较(Wave Compare)
-先进的Signal Spy功能，知识兔可以方便地访问VHDL 或者 VHDL 和Verilog 混合设计中的下层模块的信号，便于设计调试
-支持加密IP
-集成的 C调试器，知识兔支持 用C 语言完成测试平台和模块;支持64位的OS
软件特点
一、高级代码覆盖率
ModelSim高级代码覆盖功能为系统验证分享了有价值的指标。所有覆盖信息都存储在统一覆盖数据库(UCDB)中，该数据库用于收集和管理高效数据库中的所有覆盖信息。
二、混合HDL仿真
全面支持Verilog，SystemVerilog for Design，VHDL和SystemC为单语言和多语言设计验证环境分享了坚实的基础。ModelSim易于使用且统一的调试和仿真环境为当今的FPGA设计人员分享了他们不断增长的高级功能以及使他们的工作高效的环境。
三、有效的调试环境
ModelSim调试环境为Verilog，VHDL和SystemC分享了广泛的直观功能，使其成为ASIC和FPGA设计的首选。
ModelSim通过智能设计的调试环境简化了发现设计缺陷的过程。ModelSim调试环境有效地显示设计数据，知识兔以便分析和调试所有语言。
ModelSim仿真教程
1、File鈥斺€擭ew鈥斺€擯roject鈥斺€斏柚霉こ堂吐肪垛€斺€數慊鱋K
2、知识兔点击Create New File鈥斺€斏柚梦募€斺€擜dd file as type设置为Verilog鈥斺€數慊鱋K
3、再次知识兔点击Create New File鈥斺€斏柚貌馐晕募€斺€擜dd file as type设置为Verilog鈥斺€數慊鱋K
4、知识兔双击两个文件进行编辑
5、编译：在任一文件上右击，知识兔选择Compile鈥斺€擟ompile All：编译成功则如下图所示
6、知识兔选择Simulate选项里的Start Simulation鈥斺€數慊鱳ork左侧的+号，知识兔点击测试文件(示例的tb_led)鈥斺€擠esign Unit(s)栏目则会出现work.tb_led(即将测试文件加入仿真)鈥斺€數慊鱋K
7、在下图所示的tb_led文件上右击选择Add to鈥斺€攚ave鈥斺€擜ll items in design鈥斺€斣騑ave-Default出现红框的内容
8、知识兔点击上图中(类似书本)Run-All按钮，则开始进行仿真，得到仿真波形如上图所示。
修改源代码重新仿真
Break仿真原波形鈥斺€斞≡褡笙路降腜rojects，知识兔双击文件进行修改保存鈥斺€敱嘁?可以选择只编译修改的文件)鈥斺€斞≡馭imulate选项里的Restart，知识兔点击Run-All鈥斺€數玫叫薷暮蟮姆抡娌ㄐ忘/p>
下载仅供下载体验和测试学习，不得商用和正当使用。
